itgle.com
画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）
题目
画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）
相似考题
更多“画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）”相关问题
-
第1题：
放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
正确答案：
-
第2题：
画出Y=A*B+C的cmos电路图。（科广试题）
正确答案：
-
第3题：
画出一种CMOS的D锁存器的电路图和版图。（未知）
正确答案：
-
第4题：
描述一个交通信号灯的设计。（仕兰微电子）
正确答案：
-
第5题：
我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目）
正确答案：
-
第6题：
同步电路和异步电路的区别是什么？（仕兰微电子）
正确答案：
-
第7题：
晶体管电路图如下，已知各晶体管的β=50，那么晶体管处于放大工作状态的电路是（ ）。
答案：C解析：
-
第8题：
请画出单相电能表经电流互感器接入电路图。答案：解析：
-
第9题：
试画出电动机具有自锁的正转控制电路图。
略 -
第10题：
画出一个简单的直流电路图。
略 -
第11题：
TTL电路是晶体管-晶体管逻辑电路，它由NPN或PNP型晶体管组成，CMOS电路是互补型金属氧化物半导体电路，由绝缘栅场效应管组成。
正确答案:正确 -
第12题：
从功耗看CMOS电路和晶体管电路相比（）。
- A、CMOS电路高得多
- B、CMOS电路低得多
- C、两者差不多
- D、不确定
正确答案:B -
第13题：
画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）
正确答案：
-
第14题：
用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
正确答案：
-
第15题：
请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
正确答案： -
第16题：
现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假
设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电子）
正确答案：
-
第17题：
描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）
正确答案：
-
第18题：
画出如下逻辑函数式的逻辑电路图。
答案：
25.写出表题 2-25的与或逻辑函数式。
Y=A-B-C+ABC+AB-C-+AB-C
答案：
25.写出表题 2-25的与或逻辑函数式。Y=ABC+ABC+ABC+ABC
答案：
-
第19题：
请画出断路器压力异常(降低)禁止分闸操作电路图。答案：解析：
-
第20题：
请画出用电流表测量单相交流电路中负载电流的电路图。答案：解析：
-
第21题：
画出单相半波整流电容滤波电路图。
略 -
第22题：
简述低温多晶硅薄膜晶体管组成的CMOS驱动电路的优点。
正确答案:组成的CMOS驱动电路的优点：
1）利用自对准工艺，寄生电容降到最低，响应速度很快；
2）较高的迁移率以及沟道长度的微细化，有利于进一步提高响应速度；
3）在周边驱动的CMOS电路中，利用p-Si TFT高开态电流和高迁移率特性，不受关态泄漏电流的影响，使得p-Si TFT非常适合制作周边驱动电路；
4）沟道长度微细化后，TFT尺寸缩小，周边驱动电路的面积缩小，非常适合高精度、高清晰的显示；
5）在考虑漏极的耐压极限后，常规的p-Si TFT的沟道长度设计为4μm。采用LDD结构后，耐压能力提高，沟道长度可以设计到1.5～2μm。 -
第23题：
电路图绘制、识读电路图时应遵循以下的原则说法错误的是（）
- A、电路图一般分电源电路、主电路和辅助电路3部分绘制
- B、画电路图时，应尽可能减少线条和避免线条交叉
- C、电路图采用电路编号法
- D、电路图中，采用一般规定的电气图形符号画出
正确答案:D
