itgle.com

某计算机的存储系统由cache和主存组成。某程序执行过程共访存2000次 ，其中访问cache缺失（未命中） 100次 ， 则 该程序执行过程中Cache的命中率为A．80%B．85%C．90%D．95%

题目

某计算机的存储系统由cache和主存组成。某程序执行过程共访存2000次 ，其中访问cache缺失（未命中） 100次 ， 则 该程序执行过程中Cache的命中率为

A．80%

B．85%

C．90%

D．95%

相似考题

1.● 下面关于计算机Cache的论述中，正确的是 （15） 。（15）A. Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储B. 如果访问 Cache 不命中，则用从内存中取到的字节代替 Cache 中最近访问过的字节C. Cache的命中率必须很高，一般要达到90％以上D. Cache中的信息必须与主存中的信息时刻保持一致

2.在嵌入式处理器中，CACHE的主要功能由(29)实现；某32位计算机的CACHE容量为16KB(B：字节)，CACHE块的大小为16B(B：字节)，若主存与CACHE地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入CACHE的地址(30)；在下列CACHE替换算法中，平均命中率最高的是(31)。A．硬件B．软件C．操作系统D．应用程序

3.CPU执行一段程序时,cache完成存取的次数为3800次,主存完成存取的次数为200次,则cache的命中率为( )。A、0.92B、0.95C、0.98D、0.99

4.●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。(14) A．12nsB．15 nsC．18 nsD．120ns

更多“某计算机的存储系统由cache和主存组成。某程序执行过程共访存2000次 ，其中访问cache缺失（未命中） 100次 ， 则 该程序执行过程中Cache的命中率为”相关问题

  • 第1题：

    CPU执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次数为200次。已知cache存取周期为40ns,主存存取周期为160ns。求:(1)cache命中率H(小数点后保留两位有效数字)。(2)cache／主存系统的访问效率e(小数点后保留三位有效数字,最后化为百分比形式)。(3)平均访问时间Ta(四舍五入后保留整数)。


    正确答案：(1)命中率H=5000/(5000+200)=5000/5200=0.96(2)主存慢于cache的倍率r=Tm/Tc=160ns/40ns=4访问效率：e=1/[r+(1-r)H])=1/[4+(1-4)×0.96]=0.893=89.3%(3)平均访问时间Ta=Tc/e=40/0.893=45ns

  • 第2题：

    某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。

    A．10

    B．11.60

    C．11.68

    D．50


    正确答案：B
    解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
      H=4800÷(4800+200)=0.96
      CPU访问存储系统的平均访问时间是：
      T=10×0.96+(1-0.96)50=11.6
      Cache-主存系统的效率为：
      e=10/11.6=0.862

  • 第3题：

    在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。

    A．主存容量扩充

    B．主存和CPU速度匹配

    C．多个请求源访问主存

    D．BIOS存放


    正确答案：B
    解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。

  • 第4题：

    若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机的实际存取时间为(2)。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送(3)；当CPU向存储器执行写操作时，为了使Cache内容和主有的内容保持一致，若采用(4)法，同时写入Cache和主存。

    A．H×T1+T2

    B．(1-H×T1)+H×T2

    C．T2-H×T1

    D．H×T1+(1-H)×T2


    正确答案：D
    解析：Cache的命中率为H，则访问内存概率为1-H，因此实际存取时间为H×T1+(1-H)×T2。

  • 第5题：

    ● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。

    （30）

    A. 10

    B. 11.60

    C. 11.68

    D. 50

    （31）

    A. 0.856

    B. 0.862

    C. 0.958

    D. 0.960


    正确答案：B,B

  • 第6题：

    假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是()。

    A.5%
    B.9.5%
    C.50%
    D.95%

    答案：D
    解析：
    假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是(1000-50)/1000=950/o。

  • 第7题：

    使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。

    A.顺序存储、顺序执行
    B.随机存储、顺序执行
    C.顺序存储、随机执行
    D.随机存储、随机执行

    答案：A
    解析：

  • 第8题：

    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？


    正确答案:命中率 h=(Cache 访问次数)/(总访问次数）=(4500-340)/4500=92.44%

  • 第9题：

    某计算机有cache、内存、辅存来实现虚拟存储器。如果数据在cache中，访问它需要20ns；如果在内存但不在cache，需要60ns将其装入缓存，然后才能访问；如果不在内存而在辅存，需要12ms将其读入内存，然后，用60ns再读入cache，然后才能访问。假设cache命中率为0.9，内存命中率为0.6，则数据平均访问时间是多少（ns）？


    正确答案:则数据平均访问时间是506ns。

  • 第10题：

    Cache的命中率是指命中Cache的次数与访问Cache的次数之比。


    正确答案:正确

  • 第11题：

    单选题
    下列命中组合情况中，一次访存过程中不可能发生的是（　　）。
    A

    TLB未命中，Cache未命中，Page未命中

    B

    TLB未命中，Cache命中，Page命中

    C

    TLB命中，Cache未命中，Page命中

    D

    TLB命中，Cache命中，Page未命中


    正确答案： A
    解析：
    TLB即为快表，快表只是慢表（Page）的副本，因此TLB命中，必然Page也命中，而当Page命中，TLB则未必命中，故D不可能发生；而Cache的命中与否与TLB、Page的命中与否并无必然联系。

  • 第12题：

    问答题
    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？

    正确答案： 命中率 h=(Cache 访问次数)/(总访问次数）=(4500-340)/4500=92.44%
    解析： 暂无解析

  • 第13题：

    在CPU执行一段程序的过程中，Cache的存取次数为1900次，由主存完成的存取次数为 100次。若Cache的存取厨期为5ns，主存的存取周期为25ns，则Cache的命中率为(276)CPU的平均访问时间为(277)ns。

    A．0.93

    B．0.95

    C．0.97

    D．0.99


    正确答案：B

  • 第14题：

    某计算机主存的读写时间为100ns，其Cache的读写时间为10ns，Cache的命中率为90%，那么每条指令的访存时间是(10)．

    A．15ns

    B．19ns

    C．16ns

    D．32ns


    正确答案：B
    解析：Cache即高速缓冲存储器，其功能是提高CPU数据输入/输出的速率，突破所谓的“冯.诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的主存储器完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和主存储器之间设置小容量的高速存储器 Cache。Cache容量小但速度快，主存储器速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与主存相当而访问速度近似Cache。Cache的命中率被定义为：
                   
      其中，Nc表示Cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率。那么我们根据题目中给出的已知条件，可以求出如果有100次访问，那么其中90次是通过访问Cache来完成的，而10次是通过访问主存来完成的。
      Cache/主存系统的平均访问时间ta被定义为
                   Ta=htc+(1-h)tm
      其中，tc表示命中时的Cache访问时间，tm表示未命中时的主存访问时间，h表示命中率。那么根据题目中给出的己知条件，平均访问时间=90%×10+10%×100=19。因此，平均每条指令的防存时间是19ns。

  • 第15题：

    使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。

    A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3


    正确答案：A,B

  • 第16题：

    在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中，Cache的存取次数为2250次，由内存完成的存取次数为250次。若Cache的存取周期为6ns，内存的存取周期为24ns，则Cache的命中率为(18)，CPU的平均访问时间为(19)ns。

    A．提高内存工作的可靠性

    B．扩展内存容量

    C．方便用户操作

    D．提高CPU数据传输速率


    正确答案：D
    解析：计算机的存储系统主要由Cache(高速缓冲存储器)、内存和外存组成。Cache位于CPU与内存之间，其功能是提高CPU数据输入输出的速率，容量较小但读/写速度快。

  • 第17题：

    已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存存取周期为200ns，则系统的平均访问时间是______ns。

    A.50
    B.53
    C.100
    D.125

    答案：B
    解析：

  • 第18题：

    在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。

    A.95%
    B.98%
    C.98.5%
    D.99.5%

    答案：C
    解析：
    设Cache-主存系统的平均存取时间为Cache存取时间的1.15倍时Cache命中率为p，则有100+1000×(1-p)=115，解之得，p=0.985=98.5%。

  • 第19题：

    使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（请作答此空）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（ ）ns。

    A.12.3
    B.14.7
    C.23.4
    D.26.3

    答案：B
    解析：
    (100*2%+10*98%)+(100*5%+10*95%)*20%=14.7

  • 第20题：

    已知cache存储周期为20ns，主存存储周期为220ns，cache/主存系统平均访问时间为60ns，则cache命中率是（）。


    正确答案:80%

  • 第21题：

    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？


    正确答案:系统效率=tc/ta=45/56.72=79.33%

  • 第22题：

    问答题
    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？

    正确答案： 系统效率=tc/ta=45/56.72=79.33%
    解析： 暂无解析

  • 第23题：

    问答题
    某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200us。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。

    正确答案： 说明：
    T.c=20ns//访问Cache时时间，Cache
    T.m=60ns//访问主存时间，Memory
    T.d=1200us//访问磁盘（外存）时间，Disk
    H.90%//Cache－主存层次中，CPU的Cache命中率
    H.m=60%//主存－辅存层次中，CPU的主存命中率
    T.a//平均访问时间，Average
    T.a=h*tc+（1-h）（tc+hm*tm+（1-hm）*（tm+td））
    T.a=0.9*20+0.1*Tm=18+0.1*Tm
    T.m=20+0.6*60+0.4*（60+1200000）=480080ns
    T.a=18+48008=48026ns
    解析： 暂无解析

  • 第24题：

    单选题
    假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（　　）。
    A

    5%

    B

    9.5%

    C

    50%

    D

    95%


    正确答案： B
    解析：
    Cache的命中率H＝N1/（N1＋N2），其中N1为访问Cache的次数，N2为访存主存的次数，程序总访存次数为N1＋N2，程序访存次数减去失效次数就是访问Cache的次数N1。所以根据公式可得：H＝（1000－50）/1000＝95%。

相关内容