itgle.com

下面关于8237可编程DMA控制器的叙述中,错误的是:A.8237复位后必须进行初始化编程,否则不能进入DMA操作B.当CPU控制总线时,8237的是8237的输出信号C.8237用DACK信号作为对DREQ的响应,因此在DACK信号有效之前,同一通道的DREQ信号必须保持有效D.当CPU控制总线时,A7~A0是8237的输入线;当8237控制总线时,它们又是8237的输出线

题目

下面关于8237可编程DMA控制器的叙述中,错误的是:

A.8237复位后必须进行初始化编程,否则不能进入DMA操作

B.当CPU控制总线时,8237的是8237的输出信号

C.8237用DACK信号作为对DREQ的响应,因此在DACK信号有效之前,同一通道的DREQ信号必须保持有效

D.当CPU控制总线时,A7~A0是8237的输入线;当8237控制总线时,它们又是8237的输出线


相似考题
更多“ 下面关于8237可编程DMA控制器的叙述中,错误的是:A.8237复位后必须进行初始化编程,否则不能进入DMA操作B.当CPU控制总线时,8237的是8237的输出信号C.8237用DACK信号作为对DREQ的响”相关问题
  • 第1题:

    下面关于8237可编程DMA控制器的叙述中,错误的是( )。

    A.8237复位后必须进行初始化编程,否则不能进入DMA操作

    B.当CPU控制总线时,8237的

    C.8237用DACK信号作为对DREQ的响应,因此在DACK信号有效之前,同一通道的DREQ信号必须保持有效

    D.当CPU控制总线时,A7~A0是8237的输入线;当8237控制总线时,它们又是8237的输出线


    正确答案:B

  • 第2题:

    下面一段叙述中,有Ⅰ~Ⅳ共4个空缺: 8237接收到通道请求

    Ⅰ 信号后,向CPU发出DMA请求信号

    Ⅱ CPU接收到该信号后,在当前总线周期结束之后让出总线,并使总线允许信号

    Ⅲ 有效:当8237获得CPU送来的该信号后,便产生

    Ⅳ 信号送到相应的外设喘口,表示DMA控制器响应外设的DMA请求,从而进入DMA服务过程。

    关于填写Ⅰ~Ⅳ的选项中,正确的是( )。

    A.Ⅰ~Ⅳ分别为DREQ、DACK、HRQ、HLDA

    B.Ⅰ~Ⅳ分别为DREQ、HLDA、DACK、HRQ

    C.Ⅰ~Ⅳ分别为HRQ、DREQ、DACK、HLDA

    D.Ⅰ~Ⅳ分别为DREQ、HRQ、HLDA、DACK


    正确答案:D

  • 第3题:

    下面关于可编程DMA控制器8237的叙述中,错误的是:

    A.8237复位后必须进行初始化编程,否则不能进入DMA操作

    B.当CPU控制总线时,#IOR和#IOW是8237的输入信号。当8237控制总线时,#IOR和#IOW是8237的输出信号。

    C.8237用DACK信号作为对DREQ的响应,因此在DACK信号有效之前,同一通道的DREQ信号必须保持有效

    D.当CPU控制总线时,A7~A0是8237的输入线;当8237控制总线时,它们又是8237的输出线


    B 解析:本题考查8257工作原理。当前地址寄存器的值在每次DMA传输后自动加1 或减1,为传输下一个字节作好准备,并不需要通过编程设置,所以B是错的。

  • 第4题:

    下面一段叙述中,有Ⅰ~Ⅳ共4个空缺: 8237接收到通道请求(Ⅰ)信号后,向CPU发出DMA请求信号(Ⅱ),CPU接收到该信号后,在当前总线周期结束之后让出总线,并使总线允许信号(Ⅲ)有效:当 8237获得CPU送来的该信号后,便产生(Ⅳ)信号送到相应的外设喘口,表示DMA控制器响应外设的DMA请求,从而进入DMA服务过程。关于填写Ⅰ~Ⅳ的选项中,正确的是( )。

    A.Ⅰ~Ⅳ分别为DREQ、DACK、HRQ、HLDA

    B.Ⅰ~Ⅳ分别为DREQ、HLDA、DACK、HRQ

    C.Ⅰ~Ⅳ分别为HRQ、DREQ、DACK、HLDA

    D.Ⅰ~Ⅳ分别为DREQ、HRQ、HLDA、DACK


    正确答案:D

  • 第5题:

    下面关于DMA控制器8237的叙述中,错误的是

    A.8237各通道的DMA请求优先级是固定的:通道0优先级最高,通道3最低

    B.外设需DMA服务时通过DREQ0~DREQ3向8237发请求信号

    C.8237的总线请求信号HRQ用于请求总线

    D.8237在接管总线后,其数据线DB7~DB0输出要访问的存储单元的高8位地址(A15~A8)


    正确答案:A
    解析:DMA控制器8237中,当D4=0时,为固定优先级,即通道0优先级最高,通道3最低;当D4=1时,为循环优先级,即在每次DMA服务之后,各个通道优先级都发生变化。