假设某CPU的基本总线周期有4个状态,分别为T1、T2、T3、T4。系统规定,在 T2开始时发读写命令,在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要,必须在原4个状态中,固定插入一个等待状态Tw,则Tw应插在( )。
A.T1之前
B.T1之后T2之前
C.T3之后T4之前
D.T4之后
第1题:
基本总线周期划分为Tl、T2、T3、T4四个状态的CPU,当它执行一个正常的存储器读总线周期时,系统规定:读命令在T2开始时产生,T4开始时结束,则访问存储器地址信号的发生应在( )状态。
A.T4状态
B.T3状态
C.T2状态
D.T1状态
第2题:
第3题:
10、一般情况下,一个基本的读周期包含T1、T2、T3、T4、Ti五个状态。
第4题:
假设某CPU的基本总线周期有4个状态,分别为T1、T2、T3、T4。系统规定,在T2开始时发读写命令,在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要,必须在原4个状态中,固定插入一个等待状态TW,则TW应插在______。
A.T1之前
B.T1之后T2之前
C.T3之后T4之前
D.T4之后
第5题:
在8086/8088的总线周期中,用于锁存地址信息的引脚ALE, 发出正脉冲的有效周期是()。
A.在T1期间
B.在T2期间
C.在T3期间
D.在T4期间