DRAM中的存储单元是以矩阵形式组织的,通过行地址和列地址经译码后访问矩阵中的某个存储单元。一个有9根地址线、行地址与列地址复用的DRAM芯片,能访问的存储单元数目是
A.29个
B.(29+29)个
C.(29×29)个
D.(9×9)个
第1题:
42、有10条地址线的半导体存储器芯片,若采用字译码方式,则有()条存储单元选择线控制线;若采用矩阵译码,则有()条存储单元选择线控制线。
第2题:
18、DRAM比SRAM慢,可能的原因包括
A.DRAM需要刷新
B.DRAM存储体行列地址线复用
C.DRAM读之前需要预充电
D.DRAM存储单元采用了双译码结构
第3题:
5、一个矩阵从a[O][0]开始存放,每个元素占用4个存储单元,若a[7][8]的存储地址为2732,a[13][16]的存储地址为3364,则此矩阵的存储方式是
A.只能按行优先存储
B.只能按列优先存储
C.按行优先存储或按列优先存储均可
D.以上都不对
第4题:
12、DRAM的刷新方式,是以____为单位进行的。
A.行
B.列
C.行或者列
D.存储单元
第5题:
以下关于访存指令(装入指令和存储指令)执行过程的叙述中,错误的是()。
A.DRAM芯片中的列译码器会对列地址译码,从被选中行中指定的列将数据读出或写入
B.访存开始时CPU总是先将主存地址送给存储控制器
C.由存储控制器将主存地址分成行地址和列地址,并分时传给DRAM芯片
D.DRAM芯片中的行译码器会对行地址译码,被选中行的信息会被送到内部行缓冲中