itgle.com

5、把 n 个全加器串联起来，低位全加器的进位输出，连接到相邻的高位全加器的进位输入，并将最低位全加器的进位输入接“0”，便构成了n 位串行进位加法器。

题目

5、把 n 个全加器串联起来，低位全加器的进位输出，连接到相邻的高位全加器的进位输入，并将最低位全加器的进位输入接“0”，便构成了n 位串行进位加法器。

相似考题

1.加法器有串行进位和并行进位两种连接方式:()A、串行进位加法器的电路结构简单，工作速度慢。B、并行进位加法器的速度快，电路结构复杂。C、串行进位加法器的电路结构简单，工作速度快。D、并行进位加法器的速度慢，电路结构简单。

2.全加器的逻辑功能是()A.两个同位的二进制数相加B.两个二进制数相加C.两个同位的二进制数及来自低位的进位三者相加D.不带进位的两个二进制数相加

3.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器。()

4.与4位串行进位加法器比较,使用超前进位全加器的目的是( )A.完成自动加法进位B.完成4位加法C.完成4位串行加法D.提高运算速度

参考答案和解析
正确
更多“5、把 n 个全加器串联起来，低位全加器的进位输出，连接到相邻的高位全加器的进位输入，并将最低位全加器的进位输入接“0”，便构成了n 位串行进位加法器。”相关问题

  • 第1题：

    加法器有串行进位和()进位之分。


    参考答案：超前

  • 第2题：

    算术右移指令执行的操作是(2)。

    A．符号位填0，并顺次右移1位，最低位移到进位标志位

    B．符号位不变，并顺次右移1位，最低位移到进位标志位

    C．进位标志位移到符号位，顺次右移1位，最低位移到进位标志位

    D．符号位填1，并顺次右移1位，最低位移至进位标志位


    正确答案：B
    解析：左移(算术左移/逻辑左移)：各位依次左移，末位补0。对于算术左移，若改变了符号位，则发生了溢出；若没有改变符号位，则左移1位相当于乘以2。算术右移：符号位不变，各位(包括符号位)依次右移，最低位移至进位标志位。逻辑右移：最高位补0，各位(包括符号位)依次右移，最低位移至进位标志位。所以答案为B。

  • 第3题：

    全加器是由两个加数Xi和Yi以及低位来的进位Ci-1作为输入，产生向高位的进位Ci以及本位利Si的逻辑电路。(65)和(66)分别是进位和本位和的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si=(67)。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i =1，2，……8，i=8为最高位，即符号位)串接构成8位加法器，CO=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为(68)和(69)。

    A．XiYi+XiCi-1+YiCi-1

    B．XiYi+XiSj+YiSi

    C．XiYi+XiCi-1+YiCi-1

    D．(XiYi+XiYi).Ci-1


    正确答案：C

  • 第4题：

    全加器是由两个加数Xi和Yi以及低位来的进位Ci-1作为输入，产生本位和S，以及向高位的进位Ci的逻辑电路。(51)和(52)分别是Si和Ci的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si=(53)。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i=1,2,……8,i=8为最高位，即符号位)串接构成8位加法器，C0=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为(54)和(55)。

    A．

    B．

    C．

    D．


    正确答案：D
    解析：本位和为1可以分解为：当两加数与低进位均为1的情况(Xi+Yi+Ci-1)；当没有进位产生时，两加数、低进位有一个为1的情况Ci(Xi+Yi+Ci-1)。本位进位为1即两加数、低进位同时最少有两个为1的情况，即XiYi+XiCi-1+YiCi-1。半加器异或的作用，Si可表示为两加数、低进位三者若有两个相同，则Si为1，即Xi⊕C⊕i-1Yi。8位加法器中，若C7为0，则符号位由X8.Y8决定，进行异或即可，或表示为x8+y8。若C7为1，则可表示成+x8y8，即C7(+x8y8)+(x8+y8)。若C8=1，表示符号位运算产生进位，此时若C7=0，表示低位没有进位，说明是两加数的符号位运算产生了进位，则结果符号位必然不同于两加数的符号，产生溢出；否则，没有溢出。若C8=0，表示c7，x8，y8，最多有一个是1，若C7=1，说明符号位改变，产生溢出。这种情况可以用半加表示，即C7.C8。

  • 第5题：

    下列关于加法器的说法错误的是()。

    A.实现n位的串行加法器只需1位全加器
    B.实现n位的并行加法器需要n位全加器
    C.影响并行加法器速度的关键固素是加法器的位数的多少
    D.加法器是一种组合逻辑电路

    答案：C
    解析：
    n位的并行加法器有n位的全加器，可同时对数据的各位相加，但低位运算所产生的进位会影响高位的运算结果，所以并行加法器的运算时间主要由进位信号的传递时间决定，而不是加法器位数的多少，选C项。

  • 第6题：

    串行加法器只需要一位全加器就行了。


    正确答案:正确

  • 第7题：

    全加器有三个输入端，三个输出端。


    正确答案:错误

  • 第8题：

    74181算术逻辑单元含有（）位并行进位全加器。

    • A、3
    • B、4
    • C、5
    • D、6

    正确答案:B

  • 第9题：

    与4位串行进位加法器比较，使用超前进位全加器的目的是（）。

    • A、完成自动加法进位
    • B、完成4位加法
    • C、提高运算速度
    • D、完成4位串行加法

    正确答案:C

  • 第10题：

    组合逻辑电路中的全加器，输入信号其中有（）等。

    • A、三个本位输入端
    • B、进位端
    • C、高位端
    • D、低位端

    正确答案:B

  • 第11题：

    单选题
    只考虑本位数而不考虑低位来的进位的器件称为（）。
    A

    编码器

    B

    译码器

    C

    全加器

    D

    半加器


    正确答案： C
    解析： 暂无解析

  • 第12题：

    单选题
    与4位串行进位加法器比较，使用超前进位全加器的目的是（）。
    A

    完成自动加法进位

    B

    完成4位加法

    C

    提高运算速度

    D

    完成4位串行加法


    正确答案： C
    解析： 暂无解析

  • 第13题：

    既考虑低位进位，又考虑向高位进位，应选应

    A、全加器

    B、半加器

    C、全减器

    D、半减器


    参考答案：A

  • 第14题：

    影响加法器运算速度的主要因素是(5)。

    A．组成全加器的元器件的工作速度

    B．串行进位链的总延迟时间

    C．所有本地进位di产生的速度

    D．所有全加和Qi产生的速度


    正确答案：B
    解析：本题考查加法器的组成。加法器的主要功能是对数进行加法运算，在大多数的中央处理器中，很多其他计算也是经过变换后使用加法器来完成的，一个位加法的逻辑图如下图所示。在上图中，Xi、Yi是加数和被加数；Ci+1是低位进位；Ci是进位；Zi是和。在加法运算器进行运算时，第f位的和除与本位操作数Xi和Yi有关外，还依赖．于低位进位信号，而低位进位信号依赖于更低位的进位信号，而这样的进位逻辑就是串行进位链。因此影响加法器运算速度的主要因素是串行进位链的总延迟时间，而加法器本身求和的延迟时间反而是次要的。

  • 第15题：

    全加器比半加器多一根输入线,该输入线是( )。

    A.本位进位

    B.低位进位

    C.加数

    D.被加数


    正确答案：A

  • 第16题：

    全加器是指什么？( )

    A.两个同位的二进制数相加
    B.不带进位的两个同位二进制数相加
    C.两个同位的二进制数及来自低位的进位三者相加

    答案：A
    解析：

  • 第17题：

    实现两个一位二进制相加产生和数及进位数的电路称为全加器。


    正确答案:错误

  • 第18题：

    串行加法器包含（）个全加器。

    • A、1
    • B、2
    • C、3
    • D、4

    正确答案:A

  • 第19题：

    算术右移指令执行的操作是（）

    • A、符号位填0，并顺次右移1位，最低位移至进位标志位
    • B、符号位不变，并顺次右移1位，最低位移至进位标志位
    • C、进位标志位移至符号位，顺次右移1位，最低位移至进位标志位
    • D、符号位填1，并顺次右移1位，最低位移至进位标志位

    正确答案:B

  • 第20题：

    全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（）及（）功能的逻辑电路。


    正确答案:和；进位位

  • 第21题：

    能完成两个l位二进制数相加并考虑到低位来的进位的器件称为（）。

    • A、编码器
    • B、译码器
    • C、全加器
    • D、半加器

    正确答案:C

  • 第22题：

    全加器是指两个同位的二进制数及来自低位的进位三者相加。


    正确答案:正确

  • 第23题：

    单选题
    能完成两个l位二进制数相加并考虑到低位来的进位的器件称为（）。
    A

    编码器

    B

    译码器

    C

    全加器

    D

    半加器


    正确答案： D
    解析： 暂无解析

  • 第24题：

    单选题
    74181算术逻辑单元含有（）位并行进位全加器。
    A

    3

    B

    4

    C

    5

    D

    6


    正确答案： D
    解析： 暂无解析

相关内容